DIALOG(R) File 352: Derwent WPI
(c) 2004 Thomson Derwent. All rts. reserv.

003913475

14

WPI Acc No: 1984-059019/198410

MOS transistor logic circuit - has capacitors composed of MOS elements

NoAbstract Dwg 1, 2, 3/14

Patent Assignee: TOKYO SHIBAURA DENKI KK (TOKE)
Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 59016424 A 19840127 JP 82125334 A 19820719 198410 B

Priority Applications (No Type Date): JP 82125334 A 19820719

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 59016424 A 14

Title Terms: MOS; TRANSISTOR; LOGIC; CIRCUIT; CAPACITOR; COMPOSE; MOS;

ELEMENT; NOABSTRACT Derwent Class: U13; U21

International Patent Class (Additional): HO3K-019/09

File Segment: EPI

DIALOG(R) File 347: JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

Image available 01304824 SEMICONDUCTOR CIRCUIT

PUB. NO. :

59-016424 [JP 59016424 A]

PUBLISHED:

January 27, 1984 (19840127)

INVENTOR(s): KONISHI SATOSHI

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

57-125334 [JP 82125334]

FILED:

July 19, 1982 (19820719)

INTL CLASS:

[3] H03K-019/094

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits)

JAPIO KEYWORD: RO97 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E. Section No. 243, Vol. 08, No. 99, Pg. 72, May 10,

1984 (19840510)

ABSTRACT

PURPOSE: To attain the rapid boosting of a boostrap node, by boosting a gate voltage of a transistor(TR) transmitting an input signal to the bootstrap node attended with the leading of the input signal.

CONSTITUTION: A voltage of VDD-VTE is applied normally to a gate of a TRQEB with a TRQEU. The TRQEB is inverted and coupled with an input V(sub in) through a gate capacitance of the TRQEB or a capacitor CB', and the leading voltage of the input V(sub in) is formed so as to boost a gate voltage V(sub b) of the TRQEB with the capacitor coupling. The voltage V(sub b) is boosted higher than a power supply voltage VDD at the same time with the leading of the input V(sub in), and a bootstrap node voltage V(sub s) is boosted rapidly with the input V(sub in).

?

① 日本国特許庁 (JP)

@公開特許公報(A)

①特許出願公開

昭59—16424

(1) Int. Cl.³ H 03 K 19/094

識別記号

庁内整理番号 6832-5 J 砂公開 昭和59年(1984)1月27日

発明の数 2 審査請求 未請求

(全 9 頁)

69半導体回路

②特

頭 昭57—125334

@出

图57(1982)7月19日

⑩発 明 者 小西穎

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社トランジス タ工場内

①出願人東京芝浦電気株式会社 川崎市幸区堀川町72番地

個代理 人 弁理士 鈴江武彦 外2名

明 細 物

1. 発明の名称

半導体回路

2. 特許請求の範囲

(1) チャネル導電路の一方の電極が第1の電 顔に接続された餌1の MOS トランジスタのチ オル導電路の他方の電極と、チャネル導電路の 一方の電極が第2の電源に接続された第2の MOSトランジスメのチャネル導電路の他方の電 板とは無1のノードで共通接続され、前配第2 の MoS トランジスタのゲートは、チャネル導電 路の一方の電板が第2の電源に接続された第3 の MOS トランジスタのゲートに共通接続され、 とのゲートは第1のコンデンサを介して第3の MOSトランリスタのチャネル導電路の他方の電 板と第2のノードで接続され、この第2のノー ドはチャネル導電路の一方の電極が無1の電源 に接続された餌 4 の MOS トランジスタのチャネ ル導電路の他方の電極に接続され、第5.第6 の MOS トランジスタで形成されかつ第5の MOS トランシスタのゲートに入力信号が印加されるインパータの出力とな第3のゲートに接続され、第1の MOS トランシスタのゲートに接続されたのかったは第1の MOS トランシスタのゲートは第8の MOS トランシスタのチャネルが終めたがある。

- (2) 前記第7の MOS トランジスタのチャネル 導電路の前記入力信号側の電極とゲート間には 第2のコンデンサが配搬されていることを特像 とする特許請求の範囲第1項に記載の半導体回
- (3) 前記第1.第2のコンデンサは MOS キャ ペシタにより構成されていることを特徴とする 特許請求の範囲第2項に記載の半導体回路。
- (4) 前記第2 , 第3の MO8 トランジスタのゲ

ートが共通接続されたノードは第9の MO8 トランジスタを介して第1の電源に接続され、第9の MO8 トランジスタのゲートは第3のノードに接続されていることを特徴とする特許請求の範囲第1項に記載の半導体回路。

- (5) 前記第2.第3の MOS トランツスタのケートが共通接続されたノードは第9の MOS トランジスタのチャネル導電路を介して第1の電源に接続され、第9の MOS トランジスタのケートは前記入力信号とは別の入力信号源に接続されていることを特徴とする特許請求の範囲第1項に記載の半導体回路。
- (6) 前記第2 , 第3 の MOS トランジスタのしきい値電圧の絶対値は前記第1 , 第4 , 第5 , 第7 , 第8 の MOS トランジスタのしきい値電圧以下であることを特徴とする特許請求の範囲第1項に記載の半導体回路。
- (7) 前記第6の MOS トランジスタのしきい値 電圧は、前記第2の電源電圧が第1の電源電圧 より高い時には第1。第4,第5,第7,第8

MOS トランジスタのチャネル導電路の他方の電 **極と第2のノードで接続され、この第2のノー** ドはチャネル導電路の一方の電極が第1の電源 に接続された餌4の MOS トランジスタのチャネ ル導電路の他方の電極に接続され、第5,第6 の MOS トランシスタで形成されかつ餌 5 の MOS トランクスタのゲートに入力信号が印加される インパータの出力となる第3のノードは第1. 第4の MOS トラン ジスタのゲートに 接続され、 前記インパータの入力は終7の MOS トランツス タのチャオル導電路を介して期 2 、第 3 の MOS トランジスタのゲートに接続され、前配第7の MOS トランソスタのゲートは、ゲートが飢2の 電源に接続された第10の MOS トランジスタの チャネル導電路を介して第3のノードに接続さ れたことを特徴とする半導体回路。

(n) 前記第7の MOS トランジスタのチャネル 導電路の前記入力信号側の電板とゲート間には 第2のコンデンサが配置されていることを特徴 とする特許請求の範囲第9項に記載の半導体回 の MOS トランシスタのしきい値電圧以下であり、 第2の電源電圧が第1の電源電圧より低い時に は第1、第4、第5、第7、第8の MOS トラン シスタのしきい値電圧以上であることを特徴と する特許請求の範囲第1項に記載の半導体回路。

- (9) チャネル導電路の一方の電極が銀1の電 類に接続された第1の MOS トランジスタのチャ ネル導電路の他方の電極と、チャネル導電路の 一方の電極が銀2の電源に接続された第2の MOS トランジスタのチャネル導電路の他方の電 をは第1のノードで共通接続された第2 の MOS トランジスタのゲートは、チャネル導電 路の一方の電極が銀2の電源に接続された第3 の MOS トランジスタのゲートに共通接続され、 このゲートは第1のコンデンサを介して第3の

路。

- (11) 前配第1,第2のコンデンサは MOS キャパンタにより構成されていることを特徴とする 特許請求の範囲第10項に記載の半導体回路。
- (12) 前配第 2 , 第 3 の MOS トランジスタのゲートが共通接続されたノードは第 9 の MOS トランジスタを介して第 1 の電源に接続され、第 9 の MOS トランジスタのゲートは第 3 のノードに接続されていることを特徴とする特許請求の範囲第 9 項に記載の半導体回路。
- (13) 前記第2、第3の MOS トランソスタのケートが共通接続されたノードは第9の MOS トランソスタのチャネル導電路を介して第1の電源に接続され、第9の MOS トランソスタのゲートは前記入力信号とは別の入力信号源に接続されていることを特徴とする特許財政の範囲第9項に記載の半導体回路。
- (14) 前記第2,第3の MOS トランシスタのし きい値電圧の絶対値は前記第1,第4,第5, 第7,第10の MOS トランシスタのしきい値電

圧以下であることを特徴とする特許説求の範囲 新9項に記載の半導体回路。

(15) 前記第6の MOS トランジスタのしきい値電圧は、前記第2の電源電圧が第1の電源電圧 より高い時には第1、第4、第5、第7、第10 の MOS トランジスタのしきい値電圧以下であり、第2の電源電圧が第1の電源電圧より低い時に は第1、第4、第5、第7。第10の MOS トランジスタのしきい値電圧以上であることを特徴とする特許財政の範囲第9項に配載の半導体回路。

(16) 前記第9の MOS トランジスタのしきい値 電圧は第1 , 第4 , 第5 , 第7 , 第1 0 の MOS トランジスタのしきい値電圧と略等しいことを 特徴とする特許請求の範囲第9項に記載の半導 体回路。

3. 発明の詳細な説明

〔発明の技術分野〕

本発明はブートストラップ回路を用いたスタティック出力回路に適する半導体回路に関する。

る出力コンダクタンスを上げるために、そのゲートには電源電圧 V_{DD} より高い電圧を印加して、 負荷 MOS トランジスタ Q_{Id} が 3 振管動作をする ようにしてある。即ちコンデンサC_D とトランジスタ Q_{Ig} とにより、プートストラップ電位を発 生し、それを出力側の負荷 MOS トランジスタ Q_{Id} のゲートに印加する回路形式である。

第1図の回路動作は第4図に示してある。即ち入力 Vin が電源(接地) Vas から Vpp レベルへ立ち上がると、それによってデプレッシント型(E 型)トランジスタQgとによるインパータの出力は、第4図(a)の電圧Vaのように立ち下がる。一方その電圧を Vcと受わした プートストラップノードには、トランジスタ Qgg を介してラップリーが供給され、それによりプートストラップのフードは 昇圧され、それがプートストラップ用コンデンサCg を介してフートストラップノードを昇圧し、その電圧

[発明の技術的背景及びその問題点]

レシオ型の MOS トランジスタ回路においては、 エンハンスメント型、しきい値電圧が零V付近 のイントリンシック型或いは通常オン状態のデ ィプレッション型 MOS トランジスタを負荷トラ ンジスタとし、これぞエンハンスメント型 MOS トランジスタで駆動する回路形式をとっている。 このものは駆動回路が導通状態の場合は、一方 能源から負荷トランジスタと駆動トランジスタ を介して他方電源に至る直流電流経路が生じ、 これがレシオ型 MOS トランジスタ回路の消費低 流の大きな部分を占めている。そとで出力回路 或いは大きな負荷容量を駆動する回路に用いら れる大きなコンダクタンスをもつ MOS トランソ スタ部分では、消費低流を大きくしないために レシオレス型の回路型式としている。そのため に負荷 MOS トランジスタにはデブレッション型 を避け、イントリンシック型トランジスタが一 般に用いられている。との回路形式では、 部1 図に示すように負荷 MOS トランジスタ Qid によ

Vc により出力回路の負荷 MOS トランシスタ Q_{Id} が駆動され、 都 4 図 (c) のように出力 V_{out}にハイレベルが出力される。 一方、 出力の立ち下がり 動作は、入力 V_{ia} が立ち下がり V_{es} 塩位に なると、 トランシスタ Q_{Es} を介して プートストラップノード V_cは V_{es} 電位と なり、 出力の負 ボルシンスタ Q_{Id} は 適断状態と なり 、 更に トランシスタ Q_D 、 Q_Eによるインパータの 出力 V_aは 強 通 状態と なって、 出力 V_{out}は V_{es} 単位 へ立ち下がる。

さて第1図のナートストラップ出力回路において、立ち上がり時間を決める役点は、入力 Vin によりナートストラップノード電圧Vcを光電する速度である。即ち入力 Vin によりトランジスタ Qis が導通し、VdとともにVcはナートストラップ動作により昇圧されて行く。 このVcの 外圧 別間中にもVcが " VDD ー Vis " (Vis は E 数 MOS トランジスタ Qis に 単通しており、るまでは、トランジスタ Qis は 単通しており、

そのため入力 Vin はトランツスタ Qua を介して Vcを昇圧する。このVcの最終的な昇圧電位は、 V_d の 昇圧 による ($V_{DD} - V_{BB}$) C_B / C_T (C_T は Tートストラップノードの全電気容量)と、入力 Vin によるVcの最初の昇圧電位と、Vcの昇圧中 の " V_{no} - V_{tx} " にいたるまでの昇圧電位分と の和である。上記一連の動作から分るように、 トランジスタ Qig によりVdが昇圧されるより急 速に Vin によってVcを昇圧してやれば、Vcの検 終的を昇圧電位は高くなり、それによって出力 負荷 MOS トランジスタ Q_{td} のゲート電圧が高く なり、高速の立ち上がり動作をさせることがで きる。この観点から見ると、従来国路において は入力 Vin により急速にVcを昇圧しようとして も、トランジスタ Qgg のゲート電圧が Van であ るので、Vinが立ち上がりVon 単位となっても、 Vcにはその単位よりトランジスタ Qza のしきい 値製圧 V_{TE} 分だけ降下した電位にしか昇圧され ない。しかもトランジスタ Qxx のゲート電圧が Vpp 電位のままであることは、 Vin の立ち上が りに対してトランシスタ Qxx のコンダクタンス は次第に低下してゆくことを意味し、これはプートストラップ動作を高めるためには急速にVc を Vin に昇圧することが必要であるということ に反しており、その結果高速の立ち上がり出力 を得るのは難しくなっていた。

〔発明の目的〕

本発明は上記実情に個みてなされたもので、 入力信号による急速なプートストラップノード の昇圧を可能とし、これにより高速の立ち上が り出力が得られる半導体回路を提供しようとす るものである。

・〔発明の概要〕

本発明は上記目的を遊成するため、入力信号の立ち上がりにともなって放入力信号をプートストラップノードに伝送するトランジスタのゲート電圧を昇圧するようにして上記トランジスタのようなトランジスタ Qua のしきい値電圧降下を生じず、かつ上記トランジスタのコンダクダンス

を上げることにより、急速なブートストラップ ノードの昇圧を可能とするものである。

[発明の実施例]

以下図面を参照して本発明の一実施例を説明 する。 第2図は同実施例を示すものであるが、 これは第1図のものと対応させた場合の例であ るから、対応個所には同一符号を用いる。即ち ソースが電源 Vas (接地)に接続された E型ト ランシスタ Q_{Ed} のドレインと、ドレインが電源 V_{pp} に接続されたイントリンシック型(「型) トラングスタ Qid のドレインはVoutの出力端で 共通接続され、トランジスタ Q_{td} のゲートは、 ドレインが電源 Voo に接続された【型トランジ スタQigのゲートに共通接続され、酸ゲートは コンテンサCgを介してトランジスタQig Qソー ス K 接続される。 放トラン ソスタ Qig のソース はE型トランジスタ Qsg のドレインとソースを 介して接地され、被トランジスタ Qzg のゲート はトランソスメ Qad のゲートと共通接続される。 D 型トランジスタQoと E 型トランジスタQuで形

成されるインパータの出力端はトランジスタ Q_{sg} , Q_{sd} のゲートに接続され、上記インパー ∮の入力端つまりトランジスタQzのゲートは入 力信号 Via の入力増に接続され、該入力増は E 型トランシスタ Q_{ES} のドレイン、ソースを介し てトランジスタ Qig のゲートつまりプートスト ラップノードに接続される。トランジスタ Qxx のゲートはE型トランジスタ Qeu のソースに接 鋭され、駄トランジスタ Qzv のゲートとドレイ ンは電源 V_{DD} に接続される。トランジスタ Q_{ES} のゲートとドレイン間にはコンデンサCiが配像 されるが、とのコンデンサCid人力信号 Vin の 立ち上がり時化トランジスタQssのゲート電圧 を昇圧するためのもので、トランジスタ Qem の ゲートノードの浮遊客量が Qua のゲート容量に 比べて小さければ、上記コンデンサCiはあえて 必要とせず、 Qss のゲート容量でゲート電圧を 充分に昇圧することができる。

第2図の回路にあっては、トランジスタ Q g g のゲートにはトランジスタ Q g g により" V D D

待開昭59-16424(5)

- V_{**} "の電圧が常時印加され、従ってトラン ジスタ Qag は反転状態にあり、かつ入力 Vin と はコンデンサCi 或いはトランツスタ Qua のゲー ト容量により結合され、それによって入力Vin の立ち上がり電圧は、コンテンサ結合によりト ランソスタ Qem のゲート電圧Vbを昇圧するよう 化構成されている。この回路構成化より、第5 図に示すように入力Vinが立ち上がると、同時 に電圧Voは電源電圧 Von より高く昇圧されてそ のためプートストラップノード電圧Vcは入力 Vinにより従来例に比して急速に昇圧される。 とのプートストラップノードの入力VinKよる初期 界圧電位には、トランジスタQ_{mm}が3個間動作する ため従来回路に見られたトランジスタQ。のしき い値電圧降下もなければ、入力Viaの立ち上が りにともなってソース、ゲート間の電位差が小 さくなることによるトランジスタQ:: のコンダク タンスの低下も少なく、従って入力 Vin だよる Vcの昇圧は速くなり、出力Voutの立ち上がりも 速くなる。一方、入力 Vin の立ち下がり時は、

トランジスタ Q_E を介してV_c は V_E 配位となってトランジスタ Q_{Id} は遮断状態となり、更にトランジスタ Q_D 、Q_E によるインパータ出力似圧V_eは立ち上がって、トランジスタ Q_{Ed}を導通として出力V_{out}を立ち下がらせるものである。

第3図は本発明の他の実施例の回路図である。 との回路の構成の特徴は、トランジスタ $Q_{z,0}$ の ゲートとトランジスタ Q_{D} 、 Q_{z} によるインパー タの出力端との間にE型トランジスタ $Q_{z,c}$ を介 挿し、そのゲートには電源 V_{DD} を印加したもの である。

ととろで第 2 図の回路では、入力 V_{in} の立ち上がりによりトランソスタ Q_{gg} のゲート電圧 V_{b} はかなり昇圧され、最終的にはトランソスタ Q_{gg} のしきい値似圧分だけ低い似圧即ち $^*V_{DD}$ ー V_{TE} * とトランソスタ Q_{gg} のゲート容量を介した入力 V_{in} による昇圧電位の和にまでなり この似位は $^*V_{DD}$ + V_{TE} * より高く Q_{gg} は常時過 通の状態にあり、従ってアートストラップノード電位 V_{c} には、トランジスタ Q_{gg} を介して入力

餌 3 図において立ち上がり動作は、入力 Vinが立ち上がってもトランジスタ Qp 。 Qg によるインパータ出力はしばらくは高い電圧レベルにあり、 従ってVpにはトランジスタ Qgc による電源で D型トランジスタ Qpを介して印加されており、さらにトランジスタ Qgs のゲートとドレイン間

を接続したコンデンサC'aとにより、入力 Vin の 立ち上がり信号はトランジスタ Qgg のゲート電 EVbを高め、入力 Vin の立ち上がりにより急速 にナートストラップノードVcを昇圧する。そし てトランソスタ Qig が游通状態となり、プート ストラップ動作が開始される時分になると、ト ランツスタQo,Qxのインパータ出力は立ち下 がり、それによってVo電位も立ち下がり、トラ ンシスタ Qua のドレイン単位である Vin が軍隊 Von であるためVb 電位が " Vou + VtN "以下と なるとトランジスタ Qzz は遮断状態となり、ブ ートストラップノードからトランジスタ Qzm を 介して入力Vinに至る電流経路はなくなり、プ ートストラップノード電位Vcは充分昇圧され、 以ってナートストラップ動作を高めてトランジ スタQiaによる出力Voutを高速化したものであ る。年6回はこの動作を示す電圧放形図である。 なか、コンデンサCgは、餌2図に示した発明例 と同様にトランジスタ Qzz のゲートノードの浮 遊容量がQzzのゲート容量に比べて小さければ

特開昭59- 16424 (6)

Citalて必要ではなく、トランジスタ Qua の ゲートで代用することができる。

以上の実施例では負荷トランジスタとしては、 D型トランジスタとI型トランジスタの2種を 用いたが、これを単一化して全ての負荷トラン ジスタをI型とすることもできる。第7回。第 8 図は、第2回。第3回の四路の負荷トランジスタを全てI型としたものである。更に駆動トランジスタも全てE型とすることもでき、第9回。第10回はその例を示している。

ところで第2図,第3図の回路の出力 Vout の立ち下がりに関しては、入力 Vin が立ち下が りトランジスタ Qp , Qg によるインパータが反 転して駆動トランジスタ Qgd のゲート 電圧Vaが 上がって、トランジスタ Qgd を導通することに よって行なわれるが、このとき電圧Vcがまた高 い電位にあるとトランジスタ Qid も導通状態に あり、その期間トランジスタ Qid と Qgd とはレ シオ型の回路となり、電源 Vpp から Vgg へトラ

MOSトランジスタ、 Ca , C'a …コンテンサ。

なお本発明は上記実施例のみに限られず種々の応用が可能である。例えば本発明はNチャネル型トランジスタ回路のみでなくPチャネル回路にも適用できる。また本発明回路を集積回路化する場合にはコンデシサ C_s, C'_s は MOS キャパシタにより構成してもよい。

大きさには余り影響されず、第1図にくらべて

選延時間は ¹/₁₄~ ¹/₃ と短くなった。

〔発明の効果〕

以上説明した如く本発明によれば、アートストラップ動作を行なうノードを高速に昇圧するようにしたため、高速の立ち上がり出力回路が得られる半導体回路が提供できるものである。
4.図面の簡単な説明


第1 図は従来の半導体回路図、第2 図,第3 図は本発明の実施例の回路図、第4 図ないし第 6 図は第1 図ないし第3 図の回路動作を示す電 圧波形図、第7 図ないし第1 4 図は本発明の他の実施例の回路図である。

Qta , Qga , Qtg , Qgg , Qp , Qg , Qgs , Qgo ...

ンツスタ Q_{1d} , Q_{Ed} を介して無駄な電流が流れると共に出力 V_{out}の立ち下がり速度が遅くなる。 そこで解 1 1 図 。 解 1 2 図 は 解 2 図 , 解 3 図 の プートストラップ電圧 V_cを、入力 V_{in} が立ち下がり V_aが立ち上がるとただちに V_cが放電されて V_E 電位へ立ち下がるように、トランツスタ Q_{Ed} , Q_E , Q_E , Q_E , Q_E と同じを型 トランツスタ Q_E , を設けた回路である。 勿論と の電圧 V_cの放電は、 電圧 V_aが立ち上がんにトラン ツスタ Q_E , のゲートを他の外部信号 V_{in}によっ て制御してもよい。 第 1 3 図 , 第 1 4 図 はその 例を示している。

前記実施例の効果を調べるために第1図ない し第3図の回路を構成し、入力信号の立ち上が りに対する出力の立ち上がりの遅延時間を調べ た。即ち入力 Vin が電源 Vpp の90多の単位に なった時点から出力 Voutが同じく Vpp の90多 の単位になるまでの時間を調べたところ、第2 図,第3図の場合はトランジスタ Qeu , Qec の

出歐人代理人 弁理士 鈴 江 武 彦



 $(\)$

